(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-76356

(P2002-76356A)

(43)公開日 平成14年3月15日(2002.3.15)


(51) Int.Cl.7		識別記号		FΙ				Ť	73-1*(参考)
H01L	29/786			G 0 2	2 F	1/1333		500	2H090
G02F	1/1333	500		H 0	1 L	33/00		J	2H092
	1/1368			H 0	1 S	5/026			5 F O O 3
H01L	21/8229			H0	1 L	29/78		618B	5 F 0 4 1
	27/102			G 0 :	2 F	1/136		500	5 F O 7 3
			審査請求	未請求	額又	R項の数11	OL	(全 15 頁)	最終頁に続く
(21)出廢番号		特顧2000-264885(P2000-264885)		(71)	出額	人 39602	0800		
						科学技	技術振興	事業団	
(22)出願日		平成12年9月1日(2000.			埼玉県	川口中	本町4丁目1	番8号	
				(72)	発明	者 川崎	雅司		
						神奈川	県相模	原市相模大野	4-2-5-
]		116			
				(72)	発明	者 大野	英男		
					宫城県仙台市泉区桂3-33-10				
				(72)	発明	者 鯉沼	秀臣		
						東京都	東京都杉並区获程3-47-8		
				(74)	代理人 100107010				
						弁理士	L 橋爪	健	
									最終頁に続く


(54)【発明の名称】 半導体デバイス

(57)【要約】

【課題】 3 d 遷移金属元素をドープした酸化亜鉛等の 透明チャネル層を用い、熱処理を不要とした透明なトランジスタを提供する。

【解決手段】 チャネル層11は、例えば、3d遷移金属元素をドープした酸化亜鉛ZnO等の透明な半導体で形成される。ソース12、ドレイン13又はゲート14は、各々の内、全部又は一部に透明電極が用いられる。透明電極としては、例えば、HI族元素等をドープした導電性ZnO等の透明導電性材料が用いられる。ゲート絶縁層15としては、例えば、1価の価数を取りうる元素又はV族元素又は3d遷移金属元素をドープした絶縁性ZnO等の透明絶縁性材料が用いられる。基板16は、熱処理と比較的弱い材料、例えば、プラスティック、ポリエチレン、ポリマーフィルム等を用いることができる。





【特許請求の範囲】

【請求項1】酸化亜鉛2 n O、酸化カドミウムC d O、 ZnOにIIB元素若しくはIIA元素若しくはVIB 元素を加えた化合物又は混合物の内いずれかを用い、3 d遷移金属元素又は希土類又は透明半導体の透明性を失 わせずに高抵抗にする不純物をドープした透明チャネル 層と、

III族元素若しくはVII族元素若しくはI族元素若しくは V族元素のいずれかをドープした若しくはドープしない 導電性 Zn O等の透明導電性材料、In 2 O3 若しくは 10 SnO2 若しくは(In-Sn)Ox などの透明導電 体、又は、透明でない電極材料を、その全部又は一部に 用いた、ソース及びドレイン及びゲートと、

前記透明チャンネル層が形成されるための絶縁性基板を 備えた半導体デバイス。

【請求項2】前記絶縁性基板は、ポリエチレン、ポリエ チレンテレフタレート、プラスチック、ガラス、各種ポ リマー、紙類、可塑性があり透明な絶縁性基板のいずれ かを用いたことを特徴とする請求項1に記載の半導体デ バイス。

【請求項3】前記3 d遷移金属元素は、ニッケル、マン ガン、コバルト又は鉄であることを特徴とする請求項1 に記載の半導体デバイス。

【請求項4】前記透明チャネル層は、複数種類の3d選 移金属元素又は希土類又は透明半導体の透明性を失わせ ずに高抵抗にする不純物が、各々予め定められた割合又 はドープ量でドープされていることを特徴とする請求項 1に記載の半導体デバイス。

【請求項5】前記透明チャネル層は、3 d遷移金属元素 又は希土類又は透明半導体の透明性を失わせずに高抵抗 30 する半導体デバイス。 にする不純物のドープ量が均一でないことを特徴とする 請求項1に記載の半導体デバイス。

【請求項6】前記透明チャネル層と前記ゲートとの間 に、1 価の価数を取りうる元素若しくはV族元素若しく は3d遷移金属元素をドープした絶縁性ZnO、Si N、SiO2等の透明絶縁性材料、透明絶縁性酸化物、 又は、プラスチック、ポリマーフィルム等の透明絶縁体 を用いたゲート絶縁層をさらに備えた請求項1に記載の 半導体デバイス。

【請求項7】前記透明チャネル層と前記ゲートとの間 に、Zn1-xLixOXはZn1-x (LiyMg ェ-у) ○等の強誘電性の透明絶縁材料を用いたゲート 絶縁層をさらに備え、前記ゲート絶縁層がメモリ機能を 有することを特徴とする請求項1に記載の半導体デバイ ス。

【請求項8】前記ドレイン若しくはソースと連続した領 域、又は、前記ドレイン若しくはソースと接続された他 の半導体の領域と、前記領域に接合された半導体層とに より形成される発光部をさらにを備えた請求項1に記載 の半導体デバイス。

【請求項9】III族元素若しくはVII族元素をドープし、 さらに3 d 遷移金属元素又は希土類又は透明半導体の透 明性を失わせずに高抵抗にする不純物をドープしたZn 〇等の透明n形半導体により形成されたエミッタ並びに コレクタ、又は、ベースと、

I 族元素若しくはV族元素をドープし、さらに3d遷移 金属元素又は希土類又は透明半導体の透明性を失わせず に高抵抗にする不純物をドープしたZnO等の透明p形 半導体により形成されたベース、又は、エミッタ並びに コレクタと、

III族元素若しくはVII族元素若しくはI族元素のいずれ かをドープした若しくはドープしない導電性ZnO等の 透明導電性材料、In203 若しくはSn02 若しくは (In-Sn)Oxなどの透明導電体、又は、透明でな い電極材料を、その全部又は一部に用い、前記ベース、 エミッタ及びコレクタにそれぞれ形成された、ベース電 極及びエミッタ電極及びコレクタ電極を備えた半導体デ バイス。

【請求項10】前記コレクタ若しくはエミッタと連続し 20 た領域、又は、前記コレクタ若しくはエミッタと接続さ れた他の半導体の領域と、前記領域に接合された半導体 層とにより形成される発光部をさらにを備えた請求項9 に記載の半導体デバイス。

【請求項11】請求項1又は7に記載の半導体デバイス を、1価の価数を取りうる元素若しくはV族元素若しく は3d遷移金属元素をドープした絶縁性ZnO、Si N、SiO2等の透明絶縁性材料、透明絶縁性酸化物、 又は、プラスチック、ポリマーフィルム等の透明絶縁体 を用いた絶縁層を介して、複数個積層したことを特徴と

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体デバイスに 係り、特に、透明トランジスタと、透明トランジスタを 積層した半導体デバイス、及び、透明トランジスタを発 光素子の駆動用又はメモリの読み書き用等に応用した半 導体デバイスに関する。なお、本発明において、説明の 簡略上、「透明」という概念には、「透明又は透光性を 有する」という概念が含まれるものとする。

40 [0002]

【従来の技術】基板上への高性能薄膜トランジスタは、 液晶表示デバイスへの応用を筆頭に、面発光レーザ、エ レクトロルミネセンス素子等の発光素子の駆動素子、メ モリ等のように、光デバイス分野での多種多様な応用に 用いることができる。

【0003】また、一般に、液晶表示デバイスの駆動用 等のトランジスタとしては、アモルファスシリコンや多 結晶シリコン等を用いた薄膜トランジスタが用いられて いる。これらの材料は、可視光領域に光感度を有してい 50 るので、光によりキャリアが生成されて抵抗が低下す

る。そのため、光が照射されると、トランジスタが、オ フ状態に制御されているはずなのに、オン状態となって しまう場合がある。そこで、トランジスタをオフ状態に 持続するために、従来では、金属被膜等の光の遮断層を 用いて、光によるキャリア抵抗の低下を防止している。 【0004】一般に、液晶表示デバイスは、ノード型パ ソコン等に多く使用されており、省エネルギー化、高輝 度化及び小型化が求められている。そのためには、単位 画案に占める有効な表示部面積の割合を向上させること のトランジスタでは、金属薄膜等の光の遮断層が形成さ れるため、画素の面積割合 (開口率) が減少する。よっ て、輝度の明るい表示素子の開発には、トランジスタの 高性能化によるトランジスタ面積の縮小、又は、バック ライトの高輝度化が必要であった。しかしながら、トラ ンジスタの高性能化による対策では、歩留まりの限界が あり、コストが上昇することになる。また、バックライ トを明るくすることによる対策では、エネルギー消費量 が多くなってしまう。

【0005】本発明者等は、これまで、酸化亜鉛(Zn 20 〇)を半導体として用いたトランジスタに関する研究を 行い、ガラス基板上に透明な薄膜トランジスタが形成可 能であることを明かにしてきた。酸化亜鉛をチャネルと して用いる透明薄膜トランジスタについて、特許出願中 である(特願平10-326889号、特願平11-0 82043号参照)。

【0006】また、本発明者等はこれまでに、ガラス基 板上に透明酸化亜鉛電界効果トランジスタ(ZnO-T FT) を作製し、ON/OFF比4.5×105、しき い値電力1.3V、電界効果移動度150cm²/V3 30 【0012】 の特性が得られたことを報告した(七種ら、2000. 3 応用物理学会予稿集、29P-YL-16、参 照)。

【0007】このように、従来困難であった酸化亜鉛の 配向制御や価電子制御が現在可能となったため、本発明 者らの既出願では、酸化亜鉛等の透明チャネル層を用い た一部又は全部が透明なトランジスタを提供した。すな わち、チャネル層(導電層)に透明な酸化亜鉛等の材料 を用いることにより、可視光領域に光感度を有しないよ うにし、遮光層を形成する必要を無くし、液晶表示デバ 40 イス等の表示部の面積割合を向上させるようにしたトラ ンジスタを提供した。

[0008]

【発明が解決しようとする課題】一般に、薄膜トランジ スタでは、移動度もさることながら、on/off比 (ゲートの電圧でドレイン電流のスイッチを行う際のo n状態の電流とoff状態のリーク電流との比)がデバ イスを活用する上で重要な要因となる。しかし、十分な on-off比をかせぐためには、通常ではn型の電気 伝導性を示すZnOを半絶縁化する必要があった。その 50 イスは、さらに、前記半導体デバイスの前記ドレイン若

ため、従来では、ZnOへのLiのドープが試みられて きた。この場合も、所望のon-off比(例えば、1 05以上)及び易動度(移動度)(例えば、100cm 2 / V s 以上) という性能を発揮するには、高温(例え ば、500℃程度)のアニール処理が必要であった。そ して、アニール処理に耐えるための基板材料等の各材料

【0009】また、従来、米国特許第5744864号 のように、電流を流れやすくするためにチャンネル層に が有効である。しかしながら、上述のように、駆動用等 10 不純物を混入して縮退半導体とする試みがある。しかし ながら、この場合、off が態でのリーク電流を低く抑 えることはむずかしかった。

を選択する必要があった。

【0010】本発明は、以上の点に鑑み、ZnO等の透 明なチャネル材料にNi等の3d遷移金属元素を添加す ることにより高低抗化することで、比較的低温(例え ば、室温等)における薄膜形成によっても、所望の o n -off比及び移動度を得て、従来の性能を凌駕する非 常に高性能の薄膜トランジスタを形成することを目的と する。また、本発明は、プラスチック基板、高分子材料 基板等、従来熱処理に耐えられない材料を用いて、透明 電子回路を形成することを目的とする。また、本発明 は、半導体の性能とプロセスの許容度を著しく向上させ ることを目的とする。

【0011】また、本発明は、透明トランジスタを、面 発光レーザやエレクトロルミネセンス素子等の発光素子 の駆動用、メモリ用等のように光デバイス分野での多様 な応用に用いることを目的とする。さらに、本発明は、 透明な電子素子として、各種の幅広い応用に用いた半導 体デバイスを提供することを目的とする。

【課題を解決するための手段】本発明の第1の解決手段 によると、酸化亜鉛ZnO、酸化カドミウムCdO、Z nOにIIB元素若しくはIIA元素若しくはVIB元 素を加えた化合物又は混合物の内いずれかを用い、3d 遷移金属元素又は希土類又は透明半導体の透明性を失わ せずに高抵抗にする不純物をドープした透明チャネル層 と、III族元素若しくはVII族元素若しくはI族元素若し くはV族元素のいずれかをドープした若しくはドープし ない導電性ZnO等の透明導電性材料、In2O3若し くはSnO2若しくは(In-Sn)Oxなどの透明導 電体、又は、透明でない電極材料を、その全部又は一部 に用いた、ソース及びドレイン及びゲートと、前記透明 チャンネル層が形成されるための絶縁性基板を備えた半 導体デバイスを提供する。

【0013】前記半導体デバイスは、さらに、前記半導 体デバイスの前記ドレイン若しくはソースと連続した領 域、又は、前記ドレイン若しくはソースと接続された他 の半導体の領域と、前記領域に接合された半導体層とに より形成される発光部を備えてもよい。前記半導体デバ

しくはソースと連続した領域、又は、前記ドレイン若し くはソースと接続された他の半導体若しくは導体の領域 と、前記領域上の前記ゲート絶縁層若しくは他の絶縁層 と、前記ゲート絶縁層若しくは前記他の絶縁層上の半導 体層又は導体層とにより形成されるコンデンサを備えて もよい。

【0014】本発明の第2の解決手段によると、III族 元素若しくはVII族元素をドープし、さらに3d遷移金 属元素又は希土類又は透明半導体の透明性を失わせずに 高抵抗にする不純物をドープした2n〇等の透明n形半 10 導体により形成されたエミッタ並びにコレクタ、又は、 ベースと、「族元素若しくはV族元素をドープし、さら に3 d 遷移金属元素又は希土類又は透明半導体の透明性 を失わせずに高抵抗にする不純物をドープしたZnO等 の透明p形半導体により形成されたベース、又は、エミ ッタ並びにコレクタと、III族元素若しくはVII族元素若 しくは「族元素のいずれかをドープした若しくはドープ しない導電性ZnO等の透明導電性材料、In2O3若 しくはSnO2 若しくは(In-Sn)Ox などの透明 導電体、又は、透明でない電極材料を、その全部又は一 20 部に用い、前記ベース、エミッタ及びコレクタにそれぞ れ形成された、ベース電極及びエミッタ電極及びコレク 夕電極を備えた半導体デバイスを提供する。

【0015】前記半導体デバイスは、さらに、前記半導 体デバイスの前記コレクタ若しくはエミッタと連続した 領域、又は、前記コレクタ若しくはエミッタと接続され た他の半導体の領域と、前記領域に接合された半導体層 とにより形成される発光部を備えてもよい。前記半導体 デバイスは、さらに、前記半導体デバイスの前記コレク タ若しくはエミッタと連続した領域、又は、前記コレク 30 タ若しくはエミッタと接続された他の半導体若しくは導 体の領域と、前記領域上の絶縁層と、前記絶縁層上の半 導体層又は導体層とにより形成されるコンデンサを備え てもよい。

【0016】さらに、上述のような半導体デバイスを複 数備え、複数の前記トランジスタ間の配線の全部又は一 部に、III族元素若しくはVII族元素若しくは I 族元素若 しくはV族元素のいずれかをドープした若しくはドープ しない導電性ZnO等の透明導電性材料、In2O3若 しくはSnO₂若しくは(In-Sn)O_xなどの透明 40 導電体、又は、透明でない電極材料を用いてもよい。

【0017】前記半導体デバイスは、さらに、III族元 素若しくはVII族元素若しくはI族元素若しくはV族元 素のいずれかをドープした若しくはドープしない導電性 ZnO等の透明導電性材料、In2O3若しくはSnO 2 若しくは (In-Sn) Ox などの透明導電体により 形成されるインダクタを備えるようにしてもよい。

【0018】半導体デバイスを複数マトリクス状に配列 し、各トランジスタによりコンデンサ又は発光部が駆動 ンジスタを積層とした半導体デバイス、発光累子及びメ モリ等へ応用した半導体デバイスを提供する。

6

[0019]

【発明の実施の形態】(1)電解効果トランジスタ(Fi eld Effect Transistor、FET)

図1に、本発明に係るトランジスタの第1の実施の形態 の断面図を示す。図1(A)に示されるように、第1の 実施の形態のトランジスタは、FETに関するものであ り、チャネル層11、ソース12、ドレイン13、ゲー ト14、ゲート絶縁層15、基板16を備える。基板1 6の上には、ゲート14、ゲート絶縁層15を介してチ ャネル層11が形成される。チャネル層11には、ゲー ト絶縁層15、ソース12及びドレイン13が形成され

【0020】図1(B)には、第1の実施の形態の変形 例が示される。このトランジスタは、基板16の上に、 ゲート14、ゲート絶縁層15が形成される。さらに、 チャネル層11には、上側に、ソース12及びドレイン 13がオーミック接合により、下側に、ゲート14がシ ョットキー接合により、それぞれ形成される。この例で は、図1(A)と比べてチャネル層とゲート14の間に ゲート絶縁層15がない。

【0021】以下に各構成要素の材料について説明す る。第1に、チャネル層11は、透明な半導体で形成さ れる。透明なチャネル層の材料としては、例えば、酸化 亜鉛ZnO、酸化カドミウムCdO、ZnOに格子定数 やバンドギャップなどを調整するためにIIB元素(C d、Hg)若しくはIIA元素(Be、Mg、Ca、S r、Ba、Ra)若しくはVIB元素(S、Se、T e、Po)を加えた化合物又は混合物等の内いずれかを 用い、3 d 遷移金属元素又は希十類又は透明半導体の透 明性を失わせずに高抵抗にする不純物をドープしたもの である。IIB元素を加えたものとしては、例えば、酸 化カドミウム亜鉛Cdx Zn1-xO、IIA元素を加 えたものとしては、例えば、酸化マグネシウム亜鉛Mg x Zn1-x O等が挙げられる。3d遷移金属元素又は 希土類又は透明半導体の透明性を失わせずに高抵抗にす る不純物をドープすることによりチャネル層の抵抗率を 上昇させることができる。3 d 遷移金属元素としては、 例えば、Sc、Ti、V、Cr、Mn、Fe、Co、N i、Cuがある。一例としては、Ni、Mn、コバル ト、鉄等を適宜の量で (例えば、Niを2%程度等)、 ドープすることができる。

【0022】チャネル層11は、複数種類の3d遷移金 属元素又は希土類又は透明半導体の透明性を失わせずに 高抵抗にする不純物が、各々予め定められた割合又はド ープ量でドープするようにしてもよい。例えば、Niと Mnを適宜の量ドープすることができる。また、チャネ ル層11は、3d遷移金属元素又は希土類又は透明半導 されるようにしてもよい。さらに、本発明は、透明トラ 50 体の透明性を失わせずに高抵抗にする不純物のドープ量

を均一な分布としなくてもよい。その際、基板16に対 して平行にグラデーションをかけても、垂直又は両方向 にグラデーションをかけてもよい。さらに、ドープ濃度 を一様に増加又は減少させるグラデーションの他に、適 宜増域したり又は増減を繰り返したり、離散的又は段階 的に濃度を調節したり、複数の異なる濃度の層状態とし たり、適宜の均一でない濃度分布とすることができる。 【0023】図2に、3d遷移金属元素のドープ量と抵 抗値の関係についての説明図を示す。なお、黒ぬりつぶ しのプロットはドーピング元素が完全に(略完全)に溶 10 けていることを示し、黒ぬりつぶし出ないプロットはド ーピング元素が完全に溶けていないことを示す。これ は、熱処理をしない場合のデータである。ドープしない ZnOの抵抗に比べ、3d遷移金属元素をドープしたZ nOは、熱処理をしなくてもいずれも十分な高抵抗を示 すことができる。例えば、Mn、Sc、Cr等は、低い 添加濃度でも、抵抗値を比較的高くすることができる。 【0024】第2に、ソース12、ドレイン13又はゲ ート14は、各々の内、全部又は一部に透明電極が用い られる。透明電極としては、例えば、III族元素(B、 Al、Ga、In、Tl)、VII族元素(F、Cl、B r、I)、I族元素(Li、Na、K、Rb、Cs)、 V族元素(N、P、As、Sb、Bi)のいずれかをド ープした導電性乙nO、又は各種元素をドープしない導 電性乙n〇等の透明導電性材料が用いられる。ここで、 これらの元素をドープする場合、ドープ量は適宜設定す ることができる(例えば、高濃度にn形をドープしたn + + - ZnO等を用いることができるが、これに限定さ れない)。さらに、ソース12、ドレイン13又はゲー ト14としては、その他に、In2O3、SnO2、 (In-Sn)Ox などの透明導電体を用いることがで きる。また、透明な材料以外にも、AI、Cu等の金属 や、高ドープした半導体ポリシリコン等の透明でない電 極材料を用いても良い。さらに、一部透明な材料を採用 し、一部透明でない材料を採用することもできる。

内の格子定数が1%以内で一致しており、相互にエピタキシャル成長が可能である。また、ゲート絶縁層15に、強誘電性の材料を用いることにより、トランジスタ自体がメモリ機能を有するようにすることもできる。強誘電性の材料として、例えば、Zn₁-x LixO、Zn₁-x (LiyMgx-y)O等を用いることができ

【0026】なお、SiNは、例えば、プラズマCVD、スパッタリング等の工程で作成することができる。 SiO2は、例えば、プラズマCVD、スパッタリング、スピンオングラス等の工程で作成することができる。

【0027】第4に、基板16は、主に、絶縁性の材料が用いられ、特に、加熱に比較的弱い材料も使用することができる。例えば、ボリエチレン、ボリエチレンテレフタレート(PET)、プラスチック、ボリマーフィルム、各種高分子材料ガラス、サファイア、紙類、可塑性があり透明な絶縁性基板を用いることができる。例えば、液晶表示画面等のように透明性が要求されるような用途には、透明の基板を用いると良い。また、基板は、用途によっては、透明でない材料を用いても良い。【0028】(2)特性

まず、実験に用いた本発明に係るトランジスタの製法の 一例を説明する。 ここでは、 図1 (A) の構成に従い説 明する。ゲート電極14としてITO(インジウムドー プ酸化すず) (例、120 nm) が形成されたガラス、 プラスチック、ポリマー等の基板16(例、0.7n m)を用いる。このITO基板上に適宜の厚さ(例え ば、400~500nm) のゲート絶縁層15は、例え 30 ば、アモルファスSiNx、SiOx 等のプラズマCV D、Al₂O₃、MgO等の蒸着又はスパッタリングな どで形成する。このように、ベーキング工程を省略する 方法でゲート絶縁層15を形成することにより、室温等 の低温での半導体デバイスの製作が可能となる。その後 に、パルスレーザー堆積法CVD法、スパッタリンク法 等で3d遷移金属元素として、例えばNiを添加したZ n O のチャネル層 1 1 を室温で 5 0 ~ 1 5 0 n m 堆積さ せた。成長条件は、例えば、酸素分圧1×10-1 to rr、基板温度10~30℃程度である。さらに、ウェ ットエッチング又はドライエッチングによりチャネル層 11を加工した後、オーミック電極であるA1のソース 12、ドレイン13の各電極を蒸着し、チャネル長及び チャネル幅をそれぞれ、例えば30μm及び150μm のボトムゲート型の半導体デバイスを作製した。なお、 ゲート絶縁層15としてSOGをスピンコートして低温 ベーキングすることで形成することもできる。この場 合、製作上最高温度は、低温ベーキングする工程におけ るものとなり、低く抑えることができる。なお、以上の 製法は、一例であり、各材料、各種パラメータ、工程は

【0029】ここで、本発明の顕著な効果を説明するた めの比較として、図3に、従来のトランジスタ特性の説 明図を示す。図3(A)は、ゲート電圧Vgを-5から 5Vまで振ったときのソース・ドレイン間の電圧・電流 特性を示す。この図では、キャリアを空乏 (deplete) しているはずの負のゲート電圧でも電流が流れてしまっ ている。本来は横軸に張り付くような(ドレイン電流 I dが0に近づくような)特性でなければいけない。図3 (B) はソース・ドレイン間の電圧Vdsを10Vで固 定したときに流れるドレイン電流 I dをゲート電圧 Vg 10 の関数として表示したものである。この図では、ゲート 電圧Vgを変化させてもたかだか2倍しかドレイン電流 I dが変調されていない。この理由は、酸素欠損や格子 間Znなどの電流を放出するドナーが存在し、チャネル ZnO中に多数の電子が注入されているため、電界をか けてもそれらを完全に空乏できないことが原因であると 考えられる。一般に、Liは、1価の陽イオンで、Zn 〇中の電子を補償する添加物として知られている。実際 にLiを添加して作ったトランジスタも、アニール処理 スとしてもドレイン電流Idがオフしない場合があっ た。なお、例えば、600℃程度でのアニールを施す と、良好なトランジスタ特性を示す。

【0030】このように、従来は、チャネル層の抵抗を 十分に上げられないため、off状態でもon状態と同 じオーダーのドレイン電流が流れている。この様なトラ ンジスタの特性は、純粋なZnOをチャネル層に使用し た場合や、抵抗率を上げるためにLiを添加した場合で もその後の熱処理(600℃でのアニール)を施さない 場合等にあらわれる。

【0031】つぎに、図4に、本発明のトランジスタの 特性図(1)を示す。これは、各々のゲード電圧Vgに おいてドレイン・ソース電圧Vdsを変化させたときの ドレイン電流Idを示す。図示のように、ゲート電圧V gの変化に対して、ドレイン電流 I dの増幅がみられ、 ドレイン・ソース電圧Vdsが4~6V付近でピンチオ フしていることが確認できる。このように、本発明のト ランジスタは、チャネル層の形成工程等でアニールをし なくても、良好な o n - o f f 特性とピンチオフがみら ns.

【0032】図5に、本発明のトランジスタの特性図 (2) を示す。 図5 (A)、(B)は、あるドレイン・ ソース電圧Vds (例、10V) においてゲート電圧V gを変化させたときのドレイン電流 I d及びその平方根 Idをそれぞれ示す。図5(A)は、on/off比を 見やすい形にしたもので、off状態で10-10A、 ON状態で10-5 Aと5桁以上のon/off比 (例、2×105)を実現している。図5(B)は、ト ランジスタがon状態になるしきい値を求めるためのグ ラフで、ここでは、一例として、1.4Vというしきい 50 層35が形成され、ゲート絶縁層35の上には、ゲート

値が得られた。また、本発明のトランジスタは、Liド ープのZnOと比較して、電界効果移動度の向上も確認 できた。

10

【0033】(3)他の実施の形態のFET 図6に、本発明に係るトランジスタの第2の実施の形態 の断面図を示す。図6(A)に示されるように、第1の 実施の形態のトランジスタは、FETに関するものあ り、チャネル層11、ソース12、ドレイン13、ゲー ト14、ゲート絶縁層15、基板16を備える。基板1 6に上には、チャネル層11が形成される。チャネル層 11には、ゲート絶縁層15、ソース12及びドレイン 13が形成される。ゲート絶縁層15の上には、ゲート 14が形成される。

【0034】図6(B)には、第1の実施の形態の変形 例が示される。このトランジスタは、基板16の上に、 チャネル層11が形成される。さらに、チャネル層11 には、ソース12及びドレイン13がオーミック接合に より、ゲート14がショットキー接合により、それぞれ 形成される。 この例では、 図1 (A)と比べてゲート絶 をしないと、ゲート電圧Vgをオフとしても又はマイナ 20 緑層15がないため、ソース12及びドレイン13とゲ ート14との間は適当な隙間が設けられる。

> 【0035】図7に、本発明に係るトランジスタの第3 の実施の形態の断面図を示す。 図7(A)に示される第 3の実施の形態のトランジスタは、FETに関するもの で、チャネル層21、ソース22、ドレイン23、ゲー ト24、ゲート絶縁層25、基板26を備える。基板2 6の上にソース22及びドレイン23が形成される。こ れらを覆うように、チャネル層21が形成される。チャ ネル層21には、さらに、ゲート絶縁層25が形成され 30 る。ゲート絶縁層25の上には、ゲート24が形成され る。ここでは、ゲート24、ゲート絶縁層25及びチャ ネル層21が、MIS構造となっている。

【0036】図7(B)に、本発明に係るトランジスタ の第3の実施の形態の変形の断面図を示す。 このトラン ジスタは、第2の実施の形態の変形であり、図7(A) に示されたトランジスタとは、ゲート絶縁層25が形成 されておらず、ゲート24とチャネル層21とがショッ トキー接合の構造となっている。 図7 (A) のようにゲ ート絶縁層25を有する場合は、ゲートの印加電圧の制 - 限が少ない。 これに対し、 図7 (B) のようにゲート絶 緑層25を有しない場合は、ゲートーソース間及びゲー トードレイン間の絶縁耐圧が低くなる。また、この場合 は、製造プロセスは簡単となる。

【0037】図8に、本発明に係るトランジスタの第4 の実施の形態の断面図を示す。第4の実施の形態のトラ ンジスタは、FETに関するものであり、チャネル層3 1、ソース32、ドレイン33、ゲート34、ゲート絶 縁層35、基板36を備える。基板36の上にチャネル 層31が形成される。チャネル層31には、ゲート絶縁

34が形成される。ソース32及びドレイン33は、例 えば、ゲート絶縁層35をマスクとする拡散又はイオン 注入等により、形成されることができる。また、この実 施例の変形としてゲート34のサイズを適宜設定するこ とにより、ゲート絶縁層35を省略することもできる。 【0038】なお、上述の第2~第4の実施の形態にお いて、各構成要素の材料は、第1の実施の形態で説明し たものと同様である。

【0039】(4)バイポーラトランジスタ 図9に、本発明に係るトランジスタの第5の実施の形態 10 の断面図を示す。第5の実施の形態のトランジスタは、 バイポーラトランジスタに関するもので、ベース41、 エミッタ42及びコレクタ43、ベース電極44、エミ ッタ電極45及びコレクタ電極46、基板47を備え る。

【0040】npn形トランジスタでは、エミッタ42 及びコレクタ43は、n形透明半導体により形成され、 ペース41はp形透明半導体により形成される。ペース 電極44、エミッタ電極45及びコレクタ電極46は、 ベース41、エミッタ42及びコレクタ43上にそれぞ 20 れ形成される。同様に、pnp形トランジスタでは、括 弧内で示したように、エミッタ42及びコレクタ43 は、p形透明半導体により形成され、ベース41は、n 形透明半導体により形成される。バイポーラトランジス タは、FETと比較して、大電流を流すことができるの で、レーザ駆動等の大電流を必要とする場合等に、特に 有利である。

【0041】以下に、各構成要素の材料について説明す る。n形透明半導体としては、例えばn形ZnOが使用 される。n形ZnOは、例えば、III族元素(B、A 1、Ga、In、T1)、VII族元素(F、C1、B r、I)をドープし、さらに3d遷移金属元素をドープ したZnOである。p形透明半導体としては、例えばp 形ZnOが使用される。p形ZnOは、例えば、I族元 素(Li、Na、K、Rb、Cs)、V族元素(N、 P、As、Sb、Bi)をドープし、さらに3d遷移金 属元素をドープしたZnOである。これらの各元素のド ープ量は、素子の寸法、厚さ、集積度、性能等に応じて 適宜の量とすることができる。

【0042】ベース電極44、エミッタ電極45及びコ 40 レクタ電極46の材料は、第1の実施の形態で説明した ソース12、ドレイン13又はゲート14の材料と同様 である。すなわち、透明電極としては、例えば、III族 元素(B、Al、Ga、In、Tl)、VII族元素 (F、C1、Br、I)、I族元素(Li、Na、K、 Rb、Cs)のいずれかをドープした導電性ZnO、又 は各種元素をドープしない導電性ZnO等の透明導電性 材料が用いられる。ここで、これらの元素をドープする 場合、ドープ量は適宜設定することができる(例えば、 高濃度にn形をドープしたn+ + -ZnO等を用いるこ 50 【0047】(6)発光素子への適用

12

とができるが、これに限定されない)。さらに、ベース 電極44、エミッタ電極45及びコレクタ電極46とし ては、その他に、In2O3、SnO2、(In-S n)Oxなどの透明導電体を用いることができる。ま た、透明な材料以外にも、A1、Cu等の金属や、高ド ープした半導体ポリシリコン等の透明でない電極材料を 用いても良い。さらに、透明又は透明でない材料を、こ れら電極の全部又は一部に適宜選択して用いることがで きる。

【0043】また、このように、本発明の他の実施の形 態では、ゲート電圧を負に大きくかけたとき、ホールの チャネルが反転し、電界でp型酸化亜鉛ができる。p型 ZnOは、発光ダイオードやレーザーなどpn接合に利 用できるだけでなく、C-MOS型トランジスタを作成 できるので、回路設計や応用に格段の広がりができる。 【0044】(5)積層形半導体装置

図10に、積層形半導体装置の断面図を示す。これは、 一例として、第1の実施の形態のトランジスタを積層し た場合を示す。すなわち、チャネル層11、ソース1 2、ドレイン13、ゲート14、ゲート絶縁層15及び 基板16を備えたトランジスタの上に、さらに、第2の トランジスタが形成される。その際、第1のトランジス タと第2のトランジスタの間には、絶縁層57及び導電 遮蔽層58が形成される。導電遮蔽層58は、第1と第 2のトランジスタを電気的に遮蔽するものである。第2 のトランジスタとしては、基板となる絶縁層59が形成 され、その上に、第2のソース52、第2のドレイン5 3が形成される。さらに、これらを覆うように第2のチ ャネル層51が形成され、その上に、第2のゲート絶縁 30 層55及び第2のゲート54が形成される。

【0045】絶縁層57、59の材料は、ゲート絶縁層 15と同様のものでも良いし、透明基板16と同様の他 の絶縁材料を用いても良い。導電遮蔽層58の材料は、 ソース12、ドレイン13及びゲート14等と同様のも のを使用することができる。なお、絶縁層57(又は5 9)を、チャネル層11(又は、チャネル層11とゲー ト絶縁層15)の厚さより十分厚くすることにより、導 電遮蔽層58及び絶縁層59(又は57)を省略するこ ともできる。

【0046】トランジスタを積層する際は、チャネル層 11、第2のチャネル層51又は絶縁層57等は、必要 に応じ適宜平坦化されると良い。なお、平坦化プロセス が加わるとコスト増加の可能性があるので、これらの内 適宜の層のみを平坦化するようにしても良い。また、積 層するトランジスタの数は、必要に応じて適宜の個数重 ねることができる。また、上述の第1~第5の実施の形 態のトランジスタを適宜選択して積層することができ る。さらに、複数の種類のトランジスタを選択して混合 して積層しても良い。

図11(A)及び(B)に、本発明に係るFETを発光素子の駆動に適用した半導体装置の断面図及び回路図を示す。図11(A)の断面図のa、b及びcは、図11(B)の回路図のa、b及びcに対応する。このデバイスでは、チャネル層61、ソース62、ドレイン63、ゲート64、ゲート絶縁層65及び基板66によりトランジスタが形成される。さらに、ドレイン63の領域の上に、半導体層67が形成されることにより、ドレイン63と半導体層67で発光部が形成される。また、ソース電極68、ゲート電極69及び発光部電極60が設け10られている。発光部としては、ドレイン63としてn形半導体を使用した場合は、半導体層67はp形半導体を用いる。一方、ドレイン63としてp形半導体を用いる。一方、ドレイン63としてp形半導体を用いる。場合は、半導体層67はn形半導体を用いる。

【0048】半導体層67に、ゲート64と同様の透明な半導体材料を用い、発光部電極60に透明な電極材料を用いることにより、発光部は、図において上方向に面発光が可能となる。また、基板66を透明な材料とすることにより、発光部は、図において下方向に面発光が可能となる。さらに、発光領域が紫外線領域等であれば、蛍光体を発光部の上又は下(すなわち、半導体層67や発光部電極60の上、又は、基板66の下)等に配置することにより、可視光に変換することもできる。

【0049】図12(A)及び(B)に、本発明に係るバイボーラトランジスタを発光素子の駆動に適用した半導体装置の断面図及び回路図を示す。図12(A)の断面図のa、b及びcは、図12(B)の回路図のa、b及びcに対応する。このデバイスでは、ベース71、エミッタ72及びコレクタ73、ベース電極74及びコレクタ電極76、基板77により、トランジスタが形成さる。さらに、エミッタ72の領域の上に、半導体層78が形成されることにより、エミック72と半導体層78が形成される。また、半導体層78には、発光部電極79が形成される。エミッタ72としてn形半導体を使用した場合は、半導体層78はp形半導体を用いる。一方、エミッタ72としてp形半導体を用いた場合は、半導体層78はn形半導体を用いる。

【0050】半導体層78に、ベース71と同様の透明な半導体材料を用い、発光部電極79に透明な電極材料を用いることにより、発光部は、図において上方向に面 40 発光が可能となる。また、基板77等を透明な材料とすることにより、発光部は、図において下方向に面発光が可能となる。さらに、発光領域が紫外線領域等であれば、蛍光体を発光部の上又は下(すなわち、半導体層78や発光部電極79の上、又は、基板77の下)等に配置することにより、可視光に変換することもできる。【0051】なお、第1~第3の実施の形態のトランジスタについても、同様に、発光部を形成して駆動用として組み合わせることができる。また、上述の説明では、発光部の一部にソーフ芸しくはドレイン(フレクタ芸し 50

14

くはエミッタ)と連続した領域を使用したが、これに限られず、ソース若しくはドレイン(コレクタ若しくはエミッタ)と接続された他の半導体の領域を形成して、これを発光部の一部として使用しても良い。また、発光部は、発光ダイオードでもレーザダイオードでもよく、適宜の発光デバイスを形成することができる。さらに、本発明を適用すると、透明なトランジスタにより透明なフnO発光素子を駆動することにより、全て透明な半導体装置を作成することもできる。また、一部を透明とすることもできる。

【0052】さらに、発光部としては、多層反射膜や、 ダブルへテロ構造、面発光レーザ構造など、適宜の構成 を採用して組み合わせることができる。また、発光部及 びトランジスタを複数個マトリクス状に配列し、各発光 部を各々透明なトランジスタで駆動することにより、ディスプレー、照明パネル、部分調光照明パネル等に適宜 応用することができる。

【0053】(7)メモリへの適用

図13(A)及び(B)に、本発明に係るFETをメモ リ素子の制御に適用したデバイスの断面図及び回路図を 示す。図13(A)の断面図のa、b及びcは、図13 (B)の回路図のa、b及びcに対応する。このデバイ スでは、チャネル層81、ソース82、ドレイン83、 ゲート84、ゲート絶縁層85及び基板86によりトラ ンジスタが形成される。ソース82上には、これと同様 の透明導電性材料による導電層88が形成される。さら に、ドレイン83の領域の上に、ゲート絶縁層85を介 して半導体層又は導体層87が形成され、これら構成要 素により、コンデンサが形成される。ここでは、コンデ ンサの電極間絶縁体としてゲート絶縁層85を用いてい るが、これとは別の絶縁層を形成して使用しても良い。 また、コンデンサの電極としては、ドレイン又はソース と連続した領域を用いても良いし、ドレイン又はソース と接続されたその他の半導体領域又は導体領域を用いて も良い。コンデンサを形成する電極材料としては、透明 材料でも透明でない材料でもよく、一部透明材料を用い ても良い。これら各層又は領域に対して適宜透明な材料 を用いることにより、全体又は一部が透明なメモリを作 成することができる。

【0054】また、本発明に係るバイボーラトランジスタを用いた場合にも、基板上に適宜コンデンサを形成することにより、メモリへ応用することができる。すなわち、例えば、上述の実施の形態のようなバイボーラトランジスタにおいて、コレクタ若しくはエミッタと連続した領域、又は、コレクタ若しくはエミッタと接続された他の半導体若しくは導体の領域と、この領域上の絶縁層と、絶縁層上の半導体層又は導体層とによりコンデンサを形成することができる。

て組み合わせることができる。また、上述の説明では、 【0055】なお、メモリに応用する際は、トランジス発光部の一部にソース若しくはドレイン(コレクタ若し 50 夕及びコンデンサをマトリクス状に配列し、各コンデン

サを各トランジスタで駆動することにより、メモリデバ イスを実現することができる。

【0056】(8)表面弹性波索子SAW (Surface Ac oustic Wave)

図14に、本発明に係る半導体デバイスのSAWに適用 した構成図を示す。図14(A)には、SAWの斜視図 を、図14(B)には、そのB-B'断面図をそれぞれ

【0057】SAWは、基板111、半導体層112、 入力電極113及び出力電極114を備える。SAW は、入力電極113から、高周波信号が入力されると、 SAWのフィルタ特性により、適宜の信号が出力電極1 14から出力される半導体デバイスである。半導体層1 12は絶縁性半導体であり、ベースとしては、第1の実 施の形態で述べた各材料を適宜用いることができる。半 導体層112としては、例えば、1価の価数を取りうる 元素又はV族元素又は3d遷移金属元素をドープした絶 緑性ZnO、SiN、SiO2等の透明絶縁性半導体を 用いることができる。

【0058】(9)その他の応用

本発明のトランジスタは、発光素子、コンデンサ等の他 の素子と同一基板に作成することができる。また、本発 明のトランジスタを、同一種類又は違う種類にて複数形 成し、それらトランジスタ間の配線に透明材料を用いる こともできる。トランジスタ又はこのトランジスタで駆 動される素子は、その一部又は全部を、適宜透明とする ことができる。また、トランジスタの大きさ、厚さ、寸 法、などは、用途やプロセス等に応じて適宜設計するこ とができる。ドープ量は、製造プロセス、デバイス性能 等、必要に応じて適宜設定することができる。

【0059】また、透明n形半導体、透明p形半導体、 透明導電性材料及び透明絶縁性材料として、半導体を2 nOをベースとして各元素をドープする例を述べたが、 これに限られるものではない。例えば、酸化亜鉛ZnO 以外にも、酸化マグネシウム亜鉛Mgx Zn1-xO、 酸化カドミウム亜鉛Cdx Zn1-xO、酸化カドミウ ムCdO等適宜の透明材料をベースとして各元素をドー プするようにしても良い。

【0060】以上述べた他にも、本発明は、紫外光~X 線領域の検出器を駆動して信号処理するトランジスタ、 酸素センサ、そのほか、音波、SAW(Surface Acousti c Wave)、圧電性を組み合わせたデバイスに応用するこ とにより、一部又は全部が透明な半導体装置を実現する ことができる。さらに、本発明は、自動車や家屋等の窓 ガラスや透明プラスティック板等に電子回路を作りつけ ることができる。また、本発明は、コンピュータ周辺機 器、例えば、キーボード、タッチパネル、ポインティン グデバイスに、透明にすることができる。透明であるこ とにより、密かに作成したり、他から見にくいように作 成したり、また、デザイン面で斬新なものを提供したり 50 15 ゲート絶縁層 16

することができる。その他にも、本発明の応用範囲は、 非常に広範である。

[0061]

【発明の効果】本発明によると、以上のように、ZnO 等の透明なチャネル材料にNi等の3d遷移金属元素を 添加することで、比較的低温 (例えば、室温等) におけ る薄膜形成によっても、所望のon-off比及び移動 度を得て、従来の性能を凌駕する非常に高性能の薄膜ト ランジスタを形成することができる。また、本発明によ 10 ると、プラスチック基板、高分子材料基板等、従来熱処 理に耐えられない材料を用いて、透明電子回路を形成す ることができる。また、本発明によると、半導体の性能 とプロセスの許容度を著しく向上させることができる。 【0062】また、本発明によると、透明トランジスタ を、面発光レーザやエレクトロルミネセンス素子等の発 光素子の駆動用、メモリ用等のように光デバイス分野で の多様な応用に用いることができる。さらに、本発明に よると、透明な電子索子として、各種の幅広い応用に用 いた半導体デバイスを提供することができる。

20 【図面の簡単な説明】

【図1】本発明に係るトランジスタの第1の実施の形態 の断面図。

【図2】3 d遷移金属元素のドープ量と抵抗値の関係に ついての説明図。

- 【図3】従来のトランジスタ特性の説明図。
- 【図4】従来のトランジスタ特性の説明図。
- 【図5】本発明のトランジスタの特性図(2)。
- 【図6】本発明に係るトランジスタの第2の実施の形態 の断面図。
- 30 【図7】本発明に係るトランジスタの第3の実施の形態 の断面図。

【図8】本発明に係るトランジスタの第4の実施の形態 の断面図。

【図9】本発明に係るトランジスタの第5の実施の形態 の断面図。

- 【図10】積層形半導体装置の断面図。
- 【図11】本発明に係るFETを発光素子の駆動に適用 した半導体装置の断面図及び回路。
- 【図12】本発明に係るバイポーラトランジスタを発光 素子の駆動に適用した半導体装置の断面図及び回路図。

【図13】本発明に係るバイポーラトランジスタを発光 素子の駆動に適用した半導体装置の断面図及び回路図。


【図14】本発明に係る半導体デバイスのSAWに適用 した構成図。


【符号の説明】

- 11 チャネル層
- 12 ソース
- 13 ドレイン
- 14 ゲート


16 基板

【図1】






【図2】





【図3】




【図4】


【図5】






【図7】







【図6】












【図10】




【図9】












【図14】








【図12】











フロントページの続き

(51) Int. Cl. 7		識別記号	FI			テーマコード(参考)
H01L	27/108		H01L	27/10	331	5F083
	21/8242				615	5F110
	21/331				651	
	29/73				671Z	
	33/00			29/72		
	41/08			41/08	D	
H01S	5/026					

Fターム(参考) 2H090 JB02 JB03

2H092 JA28 JA37 JA41 KA10 KA12

KA13 KA19 KB14 MA26 MA27

NA22 PA01

5F003 BA92 BH05 BM04 BP08 BP23

5F041 BB26 CA02 CA04 CA41 CA46

CA82 CA88 CB15 CB33 FF01

FF11

5F073 AB14 AB16 BA09 CA22 CB05

GA38

5F083 AD14 AD70 HA06 JA02 JA19

JA31

5F110 AA06 BB01 BB05 CC07 DD01

DDO2 DDO4 EE07 FF01 FF02

FF03 FF07 FF27 FF28 FF30

GG01 GG24 GG28 GG29 GG33

GG43 GG44 HK03 HK07 HK08

NN72